图日本国特許庁(JP)

訂正有 10 特許出顧公開

平3-20046 ❷公開特許公報(A)

Sint, Cl. 5

識別記号

庁内整理番号

●公開 平成3年(1991)1月29日

H 01 L 21/336 29/784

9056-5F H 01 L 29/78 3 1 1 審査請求 未請求 請求項の数 1 (全4頁)

母発明の名称 半導体装置の製造方法

> 題 平1-155395 创特

22 ± 質 平1(1989)6月16日

呀 林 和簧 03强 小 色発 剪 Ħ 콧 邻船 山 本 致 也 퐼 급 明 井 冶 包元 老 英 \mathbf{H} 司 40元 剪 零 Ŧ 絣 创出 珥 人 松下量子工業株式会社 の代 理 人 弁理士 栗野 重孝

大阪府門東市大字門真1006番地 大阪府門其市大字門真1006番地 松下電子工業株式会社内 大阪府門其市大字門其1006番地 大波病門東市大字門真1006番地

松下電子工業株式会社内 松下置子工業抹式会社內

松下電子工業存式会計內

松下電子工業株式会社內

大阪府門其市大字門文1006番地 大阪府門其市大字門頁1006番地

外1名

1. 発勢の名称

半導体变置の製造方法

2、存許請求の範囲

トランジスタとなるボリシリコン選上に、食化 護を形成する工程と、資品致化算上にゲート電圧 を形成する工程と、このゲート電腦以外の暴分の 殿北翼をエッチングして薄くする工器と、 変名ボ リシザコン層中にイオン狂入によりソース・ドレ イン環境を思慮する工程とを含むことを特徴とす る手導体装置の製造方法。

3、美明の詳細な説明

産業上の利用分野

本窓所は、液温ディスプレイの産業国際海に用 いることが出来る半年体質量の製造方法に関する **60056.**

従系の頂着

以下に従来行なって来た浮語トランジスタの意 **澄才法について享用する。従来の単独方法を第3** 國に示す。初めに、第3四回の後に石英玉長3!

上にトランジスクの避 対裂域となるポリシリコン を形成し、パターニング後ニッチングを行ないポ リシリコン32とする。次に、第3回凶の幾に 1100での温度で蒸離化を行ないゲート酸化原 33を形成する。次に、ゲート電腦となるポリシ リコン暦を形成し、パターニング後ニッチングを 行ないポリシリコン34とする。次に、第3週四 のほにゲート電圧のボリシリコン34豆下のゲー 下層化学33以外にある ゲート酸 化装はエッチン グを行ない発去する。最後に第3箇回の様にセル フ∮ラインでP↑ をイオン住入し、α 緊領は35 を形成し、ソース・ドレイン領域とする。又、P 型トランジスを形式する場合はB、を注入する。 第4因に貫えば、P*を住入した場合の超さ方向 に対する不論物(B゚) 選至分布を示す。

会務が解決しよう とする 課本

しかしなから、上足のような従来の平洋体質達 方塩では、イオン在入時の無速電圧は30% e V 程度返しか気波速化出来ず、この時のシリコンに オナるアー及び日・の射を飛程(R・P)はおよ

. .

特期平3-20046 (2)

その、0 4 gmから 0・1 gmである。 展展トランジスタのまずシリコンの夢さが相反コンダクタンス (gm)を向上させるために数百人であることから、イオン往入された P* 及び B* の殆んどは石英基版に到達してしまい。 不過物としての改勢を果たしていない。その結果、ソース・ドレイン語のコンタクト抵抗が高くなってしまう欠点を引していた。

本発明は上記欠点を誇ら、現底トランジスタの ソース・ドレイン上にゲート登化資を改習人残す という工程を含むことにより、ソース・ドレイン 認のコンタクト抵抗を領域できる予導体装置の型 設方法を提供するものである。

夏君を解決するための手及

上記課屋を解決するために、本義明の半導体接触の製造方法は、ボリシリコン層上に形成された 政化業をゲート電源質下以外の機化器のエッチン グエ色で強化基を残すようにしておくものである。

作訊

美量の製造方法について、以下その整理方法を製 明する。

まず切めに、第1.四回の後に石英名を11.1上に ポリシリコン原源さ2000AをしきCVD油に より成長し、バターニングを行ない落葉トランジ スクの絶効無域を形成する。次に、第1回型の様 にポリシリコン原上に熟度化によって浮さ1300 1.のゲート単化製13を形成し、その資上にポリ シリコン選挙を30008を減乏させ、パターニ ングを行ないゲート電流しるを形式する。美に、 ブッ歴系のエッチング波により、ゲート産化製13 をゲート建設14重下の再選を5008萬主領に エッチングをして、第1回(の)の後にする。この状 雌で第:夏仙に示す様にセルフォラインで P - X は A g * をイオン住入 (l × l O 13 dase, 3 0 KeV)し、n型環境15を形成する。このn型 保堵15は、滞棄トランジスタのソース気味及び ドレイン僧域となる。イオン住入工品鉄了後以下 は、従来から用いられているプロセスに送ってソ -- ス電優、ドレイン電腦を形成することにより石

复生类

以下、本是明の一変変列について関節を学順しながら説明する。

第1個は、本強羽の一変強調に設けるの型学等体を異の要素方法を示すものである。第1回に対いて11は石英語を、12は薄原トランジスタとなるポリシリコン層、13はゲート配化器、14はゲート電流となるポリシリコン별、15はの型不統領領域である。以上の役に募集された学等体

英法督上に再業トランジスタを形成する。

以上の極にして形成した薄類トランジスタは、 ソース・ドレイン気域のゲート放化質を完全に除 去せず、500人投した状態でイオンは人を行な うことにより第2回で示した後にボリシリコン種 内で不確衡減速が含くなり、ソース・ドレイン解 のコンタクト抵抗を小さくできる。

なお、本質生剤では? スはん 5 * のイオン注 人により n 型トランジスタとしたが、 8 * 住人は よる?型トランジスタを用いても臭い。

発明の効果

以上の様に、本度期の特益は常度トランジスタの総動領域上に形成したゲート単化理を、ゲート電振速下両側の領域でわずかに推してソース・ドレイン部のイオン往入を行なうことにある。本発明の工程を導入することにより、滞後とうンジスタのソース・ドレイン環境で不知物展定、さい変えればキャリア運運が高くなり、ソース・ドレイン各国領を形成した時、コンタクト派位が低減できる。


4、陸軍の笛単な友明

第1回向~紀は本発明の実施質に於ける半線体 装置の製造方法を示す工程図、第2回は本売明の 半導体装置の製造方法を用いて、ポリシリコン屋 にイオン注入した枠の違う方向の不統物建度方出 図、第3回回~値は従来の半導体装置の製造方法 を示す工程図、第4回は従来の半導体装置の製造 方法を用いて、ポリシリコン屋にイオン注入した 時の罪さ方向の不就物課度分布図である。


SEL


1 - ** 石英美被、2 - ・・・ポリシリコン基、3 - ・・ゲート後化算、4 - ・・ゲート電腦液ポリシリコン質、5 - ・・・・ 型不純物便域。

代理人の氏名 井澤士 東野蓮学 ほか [名




多 2 夏





转届手3-2004 (4)

第 4 数



Family list 2 family member for: JP3020046 Derived from 1 application.

MANUFACTURE OF SEMICONDUCTOR DEVICE Publication info: JP2553704B2 B2 - 1996-11-13 JP3020046 A - 1991-01-29

Data supplied from the esp@cenet database - Worldwide

JP3-20046

Japanese Laid-open Patent

Laid-open Number: Hei 3-20046

Laid-open Date: January 29, 1991

Application Number: Hei 1-155395

Filing Date: June 16, 1989

Applicant: Matsushita Electronics Corporation

SPECIFICATION

1. Title of the Invention

Method of Manufacturing Semiconductor Device

2. Scope of Claim

A method of manufacturing a semiconductor device characterized by comprising the steps of:

forming an oxide film on a polysilicon layer to be a transistor;

forming a gate electrode on said oxide film;

etching to thin said oxide film except a portion having said gate electrode; and

forming a source/drain region by implanting ions in said polysilicon layer.

3. Detailed Description of the Invention

Field of the Industrial Application

The present invention relates to a method of manufacturing a semiconductor device which can be used as a driver circuit for a liquid crystal display, or the like.

Prior Art

A conventional method of manufacturing a thin film transistor is described in the following. Fig. 3 illustrates the conventional manufacturing method. First, as illustrated in Fig. 3(a), polysilicon to be an active region of the transistor is formed on a quartz substrate 31. After patterning, etching is performed to form polysilicon 32. Then, as illustrated in Fig. 3(b), thermal oxidation is performed at the temperature of 1100°C to form a gate oxide film 33. Then, a polysilicon layer to be a gate electrode is formed. After patterning, etching is performed to form polysilicon 34. Then, as illustrated in Fig. 3(c), the gate oxide film except the gate oxide film 33 right under the polysilicon 34 of the gate electrode is etched to be removed. Finally, as illustrated in Fig. 3(d), P' ions are implanted in a self-aligning

manner to form an n-type region 35 to be a source/drain region. In the case where a P-type transistor is formed, B⁺ is implanted. Fig. 4 illustrates by way of example the distribution of the impurity (B⁺) concentration with respect to the depth in the case where P⁺ is implanted.

Problem to be solved by the Invention

However, in the above conventional method of manufacturing a semiconductor, the acceleration voltage in ion implantation can be lowered only to about 30 KeV. Here, the projection range (R·P) of P⁺ and B⁺ against silicon is about 0.04 µm to 0.1 µm. Since the thickness of the polysilicon of the thin film transistor is several hundred Å for the purpose of improving the transconductance (gm), most of the implanted P⁺ and B⁺ ions reach the quartz substrate and do not act as impurity. As a result, there is a disadvantage that the contact resistance of the source/drain region is high.

The present invention is made in view of the above disadvantage, and provides a method of manufacturing a semiconductor device which can lower the contact resistance of a source / drain portion by comprising a step of leaving a gate oxide film at the thickness of several hundred Å on a source/drain of the thin film transistor.

Means for solving the Problem

In order to solve the above problem, in a method of manufacturing a semiconductor device according to the present invention, an oxide film formed on a polysilicon layer is left in an etching step of the oxide film except a portion right under a gate electrode.

Action

In this structure, since the implanted impurity loses its energy to some extent due to the oxide film on the polysilicon, its energy is low when it reaches the polysilicon. In other words, the impurity is implanted with its energy being lower than 30 KeV. Therefore, even in the case of an ultra thin film of polysilicon at the thickness of several hundred Å, the implanted impurity does not go through the polysilicon thin film to reach a quartz substrate. Rather, it is taken within the polysilicon thin film to increase the impurity concentration in the polysilicon. As a result, the contact resistance in the source/drain portion can be considerably lowered compared with a conventional case.

JP3-20046

Embodiment

An embodiment of the present invention is described in the following with reference to the drawings.

Fig. 1 illustrates a method of manufacturing an n-type semiconductor device according to the embodiment of the present invention. In Fig. 1, reference numeral 11 denotes a quartz substrate, 12 denotes a polysilicon layer to be a thin film transistor, 13 denotes a gate oxide film, 14 denotes a polysilicon layer to be a gate electrode, and 15 denotes an n-type impurity region. A method of manufacturing the semiconductor device structured as in the above is described in the following.

First, as illustrated in Fig. 1(a), a polysilicon layer at the thickness of 2000 Å 1s made to grow on the quartz substrate 11 by LPCVD, and is patterned to form an active region of the thin film transistor. Then, as illustrated in Fig. 1(b), the gate oxide film 13 at the thickness of 1300 Å is formed on the polysilicon layer by thermal oxidation, a polysilicon layer at the thickness of 3000 Å is made to grow right over it, and patterning is performed to form the gate electrode 14. Further, the gate oxide film 13 is etched using an etchant containing fluoric acid such that the gate oxide film 13 is left at the thickness of 500 Å on both sides of the portion right under the gate electrode 14 to obtain the state illustrated in Fig. 1(c). In this state, as illustrated in Fig. 1(d), P^{+} or As^{+} ions are implanted in a self-aligning manner (1 x 10¹⁵ dose, 30 KeV) to form the n-type region 15. The n-type region 15 is to be a source region and a drain region of the thin film transistor. After the ion implantation process is completed, a source electrode and a drain electrode are formed according to a conventional process to form the thin film transistor on the quartz substrate.

In the thin film transistor formed as described above, since the gate oxide film of the source/drain region is not completely removed and ion implantation is performed with the gate oxide film being left at the thickness of 500 Å, as illustrated in Fig. 2, the impurity concentration is high in the polysilicon layer, and thus, the contact resistance of the source/drain portion can be made lower.

It is to be noted that, though an n-type transistor is formed by ion implantation of P^+ or As^+ in this embodiment, a P-type

JP3-20046

transistor may also be used formed by implanting B^{\dagger} . Effect of the Invention

As described in the above, the present invention is characterized in that ion implantation in the source/drain portion is performed with the gate oxide film formed on the active region of the thin film transistor being slightly left in regions on both sides of a portion right under the gate electrode. By introducing the process of the present invention, the impurity concentration, in other words, the carrier concentration, in the source/drain region of the thin film transistor is made higher, and the contact resistance can be made lower when the source electrode and the drain electrode are formed.

4. Brief Description of the Drawings

Figs. 1(a)-(d) are process drawings illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. Fig. 2 is a diagram illustrating the distribution of the impurity concentration with respect to the depth in a case where ion implantation is performed in a polysilicon layer using the method of manufacturing a semiconductor device according to the present invention. Figs. 3(a)-(d) are process drawings illustrating a conventional method of manufacturing a semiconductor device. Fig. 4 is a diagram illustrating the distribution of the impurity concentration with respect to the depth in a case where ion implantation is performed in a polysilicon layer using the conventional method of manufacturing a semiconductor device.

1 — quartz substrate, 2 — polysilicon layer, 3 — gate oxide film, 4 — polysilicon layer for gate electrode, 5 — n-type impurity region.

Name of Attorney: Patent Attorney Shigetaka Kurino and one other

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.